Saltar para:
Logótipo
Você está em: Início > Notícias > Estudantes da FEUP vencem "Cadence Design Contest"

Notícias

Estudantes da FEUP vencem "Cadence Design Contest"

Alunos recebem o título de "Fastest Full Custom Layout Designer of the Year"

Américo Dias e Daniel Oliveira, estudantes da Faculdade de Engenharia da Universidade do Porto (FEUP), acabam de vencer o "Cadence Design Contest". Este concurso lançado pela Cadence Design Systems, líder mundial de CAD para projecto de circuitos integrados, atribuiu-lhes o título de "Fastest Full Custom Layout Designer of the Year". Alunos do 4º e 5º ano do Mestrado Integrado em Engenharia Electrotécnica e de Computadores - ramo de telecomunicações - Daniel Oliveira e Américo Dias (também bolseiro INESC Porto) vão agora receber o galardão das mãos do próprio Presidente da Cadence, Lip-Bu Tan, no âmbito da CDNLive! EMEA, a Conferência anual da empresa que será realizada de 18 a 20 de Maio, em Munique. Nesta conferência os vencedores demonstrarão as suas capacidades "ao vivo" perante as centenas de engenheiros e especialistas da indústria. Receberão ainda formação gratuita da Cadence Education Services avaliada em 1 400 euros. No total foram 60 os estudantes de toda a Europa, Médio Oriente e África (EMEA) que concorreram para alcançar o título de "Fastest Full Custom Layout Designer of the Year". Para este feito terá contribuído em grande parte o trabalho desenvolvido por estes alunos no âmbito do Núcleo de Microelectrónica. Trata-se de um grupo liderado por Cândido Duarte - aluno do Programa Doutoral em Engenharia Electrotécnica e de Computadores da FEUP - e supervisionado pelos docentes da FEUP e investigadores do INESC Porto, Vítor Grade Tavares e Pedro Guedes de Oliveira. Recorde-se que a Cadence lançou este concurso com o objectivo de descobrir o projectista mais preciso e mais rápido das instituições académicas de toda a região EMEA, tendo recebido candidaturas de mais de 60 estudantes de Portugal, França, Alemanha, Polónia, Holanda, Grécia, Suécia e Áustria que concorreram para demonstrar as suas capacidades adquiridas na plataforma "Cadence® Virtuoso® Custom IC Design". As regras eram simples: no dia 5 de Maio os participantes registados receberam por e-mail o esquema de um bloco analógico consistindo em 30 transístores com um número de restrições de projecto e de desenho. A primeira equipa de participantes que enviou para a Cadence a correcta implementação do esquema obedecendo a todas as regras desenho e restrições específicas de projecto foi declarado o vencedor. Com esta iniciativa a Cadence quis encorajar os participantes a testar o seu potencial em termos de rapidez e precisão, dois desafios ao nível de projecto que têm um importante impacto no desenvolvimento de produtos inovadores para o mercado. Américo Dias e Daniel Oliveira completaram esta tarefa de projecto e corresponderam correctamente a todas as restrições em apenas 6 horas.
Recomendar Página Voltar ao Topo
Copyright 1996-2024 © Faculdade de Engenharia da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z  I Livro de Visitas
Página gerada em: 2024-05-08 às 09:25:33 | Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias