| Resumo: |
O aumento dos custos de desenvolvimento de circuitos integrados de aplicação específica (ASICs) tornou o seu uso apenas justificável para grandes volumes de produção e requisitos de densidade de integração e velocidade de processamento no limite da tecnologia disponível. Tal facto, associado a uma maior densidade lógica e disponibilidade de recursos, levou a que o uso de dispositivos lógicos configuráveis do tipo FPGAs (Field Programmable Gate Arrays), baseados em tecnologia de memória volátil de leitura/escrita (SRAM, Static Random Access Memory), experimentasse uma expansão considerável nos últimos anos, integrando actualmente desde a electrónica de consumo até às mais sofisticadas aplicações espaciais. A custos de desenvolvimento mais reduzidos e a um menor tempo de colocação no mercado, as FPGAs aliam uma maior flexibilidade, ao permitirem a alteração total ou parcial da sua funcionalidade, adaptando-se a novos requisitos aplicacionais de forma dinâmica.
Os novos patamares tecnológicos envolvidos e as novas áreas de aplicação destes dispositivos geraram a necessidade de se recriarem as abordagens já existentes no domínio do teste, que terão de ser capazes de garantir uma cobertura de faltas compatível com os padrões de qualidade exigidos. Salientem-se, entre outros, o aumento da vulnerabilidade dos dispositivos aos efeitos da radiação atmosférica e o aumento do número de defeitos derivados de imperfeições de fabrico. Estas últimas, indetectáveis durante os testes iniciais, emergem ao fim de algum tempo de uso, conduzindo a alterações transitórias ou permanentes da funcionalidade.
Por outro lado, a generalização do uso de FPGAs, mesmo em sistemas críticos, levou a um aumento das exigências de fiabilidade e disponibilidade, implicando a concepção de sistemas tolerantes a faltas capazes de assegurarem um funcionamento ininterrupto. Este objectivo implica a detecção concorrente de faltas, permanentes ou transitórias, a sua dissimulação, evitando que afectem o c  |
Resumo
O aumento dos custos de desenvolvimento de circuitos integrados de aplicação específica (ASICs) tornou o seu uso apenas justificável para grandes volumes de produção e requisitos de densidade de integração e velocidade de processamento no limite da tecnologia disponível. Tal facto, associado a uma maior densidade lógica e disponibilidade de recursos, levou a que o uso de dispositivos lógicos configuráveis do tipo FPGAs (Field Programmable Gate Arrays), baseados em tecnologia de memória volátil de leitura/escrita (SRAM, Static Random Access Memory), experimentasse uma expansão considerável nos últimos anos, integrando actualmente desde a electrónica de consumo até às mais sofisticadas aplicações espaciais. A custos de desenvolvimento mais reduzidos e a um menor tempo de colocação no mercado, as FPGAs aliam uma maior flexibilidade, ao permitirem a alteração total ou parcial da sua funcionalidade, adaptando-se a novos requisitos aplicacionais de forma dinâmica.
Os novos patamares tecnológicos envolvidos e as novas áreas de aplicação destes dispositivos geraram a necessidade de se recriarem as abordagens já existentes no domínio do teste, que terão de ser capazes de garantir uma cobertura de faltas compatível com os padrões de qualidade exigidos. Salientem-se, entre outros, o aumento da vulnerabilidade dos dispositivos aos efeitos da radiação atmosférica e o aumento do número de defeitos derivados de imperfeições de fabrico. Estas últimas, indetectáveis durante os testes iniciais, emergem ao fim de algum tempo de uso, conduzindo a alterações transitórias ou permanentes da funcionalidade.
Por outro lado, a generalização do uso de FPGAs, mesmo em sistemas críticos, levou a um aumento das exigências de fiabilidade e disponibilidade, implicando a concepção de sistemas tolerantes a faltas capazes de assegurarem um funcionamento ininterrupto. Este objectivo implica a detecção concorrente de faltas, permanentes ou transitórias, a sua dissimulação, evitando que afectem o correcto funcionamento do sistema, e a implementação de procedimentos de teste para determinação da sua origem e, se possível, posterior reparação. É pois premente o estudo dos novos mecanismos de indução de faltas nestes dispositivos, bem como a concepção de novos métodos de teste adaptados à arquitectura das famílias tecnológicas mais recentes e às aplicações por elas possibilitadas. A acompanhar esta evolução é necessária a concepção de metodologias inovadoras de gestão de todo o processo, incluindo os procedimentos de detecção, teste e reparação, de forma transparente e autónoma. A implementação destas metodologias deve tirar partido dos mecanismos de auto-reconfiguração e recorrer a um controlador implementado internamente, sem perturbar a operação normal do circuito. As alterações ao mapeamento dos circuitos e ao encaminhamento dos sinais deverão ser realizadas de forma autónoma pelo próprio controlador, de modo a garantir o desejado funcionamento auto-tolerante a faltas, aumentando a fiabilidade e disponibilidade do sistema. |